Conexão de Saberes e Mundialização
9 a 14 de novembro de 2015
Trabalho 5538
| ISSN | 2237-9045 |
|---|---|
| Instituição | Universidade Federal de Viçosa |
| Nível | Graduação |
| Modalidade | Pesquisa |
| Área de conhecimento | Ciências Exatas e Tecnológicas |
| Área temática | Teoria e Tecnologia da informação |
| Setor | Instituto de Ciências Exatas e Tecnológicas |
| Bolsa | PIBITI/CNPq |
| Conclusão de bolsa | Sim |
| Apoio financeiro | CNPq |
| Primeiro autor | Danilo Damião de Almeida |
| Orientador | JOSE AUGUSTO MIRANDA NACIF |
| Outros membros | Fredy Augusto Maciel Alves |
| Título | Monitoramento dinâmico de asserções para depuração de circuitos |
| Resumo | A etapa de verificação de circuitos integrados em processo de desenvolvimento é historicamente complexo. Essa etapa destaca-se entre as demais devido ao fato de que é responsável por demandar cerca de 35% do tempo total de construção de um circuito integrado. Devido a isto, torna-se necessário a utilização de técnicas para verificação que tenham a capacidade de realizar os testes de forma eficiente e que reduzam esse tempo. Em linhas gerais a verificação de circuitos integrados consiste nas etapas pré e pós-silício, sendo que cada uma dessas etapas apresentam seus prós e contras no processo de verificação. A etapa pré-silício consiste na realização de simulações, verificações formais e emulação no circuito integrado antes de sua construção física. A etapa pré-silício possibilita com que seja possível uma cobertura geral sobre toda a estrutura lógica do circuito em desenvolvimento o que facilita a busca por erros estruturais dentro do circuito. Porém a verificação pré-silício apresenta uma baixa velocidade, o que impossibilita que testes maiores possam ser aplicados. Já a etapa de verificação pós-silício consiste na realização de testes sob o circuito integrado logo após a sua fabricação em silício. A verificação pós-silício possibilita com que uma variedade maior de testes possam ser realizados sobre o circuito integrado, já que todo o processo de execução é realizado sob a velocidade de clock real do circuito integrado. Porém a verificação pós-silício apresenta uma baixa visualização interna sob circuito integrado, devido ao fato de que as estruturas internas do circuito se tornam inacessíveis. Para que seja possível a realização da verificação pós-silício, é necessário a inserção de um módulo extra que deve ficar acoplado ao circuito integrado. Esse hardware extra possibilita com que durante o processo de execução das instruções, casos de erro possam ser detectados, gerenciados e armazenados para que o respectivo testador saiba as possíveis causas de erro no projeto. Neste trabalho foi desenvolvida uma ferramenta para auxiliar no processo de construção do hardware responsável pelo gerenciamento dos erros. Essa ferramenta é responsável por construir os módulos de memória circular utilizados para armazenar os casos de erro durante o processo de execução. A ferramenta é capaz de gerar módulos na linguagem de descrição de hardware Verilog HDL, e fornecer a seu utilizador o tamanho final da memória em bytes. |
| Palavras-chave | Verificação Pós-silício, Trace Buffer, Validação |
| Forma de apresentação..... | Painel, Oral |