Das Montanhas de Minas ao Oceano: Os Caminhos da Ciência para um Futuro Sustentável
20 a 25 de outubro de 2025
Trabalho 21829
| Instituição | Universidade Federal de Viçosa |
|---|---|
| Nível | Graduação |
| Modalidade | Pesquisa |
| Área de conhecimento | Ciências Exatas e Tecnológicas |
| Área temática | Engenharia/Tecnologia |
| Setor | Instituto de Ciências Exatas e Tecnológicas |
| Bolsa | CNPq |
| Conclusão de bolsa | Sim |
| Apoio financeiro | CNPq |
| Primeiro autor | César Grandis Costa |
| Orientador | JOSE AUGUSTO MIRANDA NACIF |
| Outros membros | Lucas Fonseca Sabino Lana, RICARDO DOS SANTOS FERREIRA, Tatiana Geralda da Silva Ribeiro |
| Título | Aceleração de Hardware para Inteligência Artificial em FPGAs |
| Resumo | A crescente demanda por soluções de inteligência artificial evidencia a necessidade de arquiteturas de hardware capazes de executar operações complexas com alta eficiência energética e desempenho otimizado. Este projeto de Iniciação Científica, conduzido na Universidade Federal de Viçosa, teve como objetivo investigar, desenvolver e validar técnicas de aceleração de hardware utilizando dispositivos FPGA (Field Programmable Gate Array) aplicados a algoritmos de aprendizado de máquina e processamento intensivo de dados. O trabalho foi estruturado em três frentes: (1) implementação de multiplicador de matrizes usando a ferramenta HPCGRA, (2) validação experimental de algoritmos TreeLut em FPGAs das famílias Altera e Xilinx por meio de testes e (3) desenvolvimento inicial de um núcleo processador RISC-V customizado com acelerador dedicado para IA. A metodologia envolveu três etapas experimentais distintas: inicialmente, desenvolveu-se um multiplicador de matrizes em hardware reconfigurável para validar a ferramenta HPCGRA na geração automática de aceleradores, com resultados consistentes de síntese, verificação funcional e implementação prática; em seguida, realizaram-se testes experimentais dos algoritmos TreeLut em FPGAs para validar resultados destinados à publicação científica; por fim, foi desenvolvido o núcleo RISC-V integrado ao acelerador de IA, coletando métricas de desempenho, latência e consumo energético durante operação prolongada. Os resultados evidenciaram que as FPGAs apresentam desempenho superior em operações matriciais paralelas, reduzindo em média 60% a latência de processamento em comparação com arquiteturas convencionais. O multiplicador implementado via HPCGRA alcançou frequências operacionais de até 200 MHz, consumindo 40% menos energia que processadores de propósito geral. Os testes com os algoritmos TreeLut foram validados com sucesso em ambas as plataformas, gerando dados experimentais que fundamentaram o artigo científico do projeto. O núcleo RISC-V com acelerador de IA representa contribuição relevante para sistemas embarcados de alto desempenho, demonstrando a viabilidade de arquiteturas híbridas software-hardware. A análise comparativa mostrou que FPGAs oferecem flexibilidade de reconfiguração superior a ASICs, mantendo eficiência energética competitiva com GPUs especializadas. O estudo avança a aceleração de hardware para IA ao mostrar soluções mais eficientes e adaptáveis que tecnologias consolidadas, ampliando possibilidades para computação científica e processamento em tempo real. Os resultados indicam que a escolha da arquitetura deve equilibrar flexibilidade, desempenho, consumo energético e complexidade de implementação conforme as necessidades específicas de cada aplicação. |
| Palavras-chave | Aceleração de Hardware, FPGA, Inteligência Artificial |
| Apresentações |
|