Fome e Abundância: Um Paradoxo Brasileiro?
17 a 22 de outubro de 2016
Trabalho 7351
| ISSN | 2237-9045 |
|---|---|
| Instituição | Universidade Federal de Viçosa |
| Nível | Graduação |
| Modalidade | Pesquisa |
| Área de conhecimento | Ciências Exatas e Tecnológicas |
| Área temática | Teoria e Tecnologia da informação |
| Setor | Instituto de Ciências Exatas e Tecnológicas |
| Bolsa | PIBITI/CNPq |
| Conclusão de bolsa | Sim |
| Apoio financeiro | CNPq |
| Primeiro autor | Danilo Damião de Almeida |
| Orientador | JOSE AUGUSTO MIRANDA NACIF |
| Outros membros | Ana Cláudia Melo Paraiso da Costa, Vitor Hugo Martins Pereira |
| Título | Monitoramento dinâmico de asserções para depuração de circuitos |
| Resumo | A etapa de verificação de circuitos integrados em processo de desenvolvimento é historicamente complexo. Essa etapa destaca-se entre as demais devido ao fato de que é responsável por consumir cerca de 35% do tempo total de especificação e desenvolvimento de um circuito integrado. Devido a isto, torna-se necessário a utilização de técnicas para verificação que sejam capazes de validar o chip de forma eficiente. Em linhas gerais a verificação de circuitos integrados consiste nas etapas pré e pós-silício, sendo que cada uma dessas etapas apresentam seus prós e contras no processo de verificação. A etapa pré-silício consiste na realização de simulações, verificações formais e emulação no circuito integrado antes de sua construção física. A etapa pré-silício possibilita com que seja possível uma cobertura geral sobre toda a estrutura lógica do circuito em desenvolvimento o que facilita a busca por erros estruturais dentro do circuito. Porém a verificação pré-silício apresenta uma baixa velocidade, o que impossibilita que testes maiores possam ser aplicados. Já a etapa de verificação pós-silício consiste na realização de testes sob o circuito integrado logo após a sua fabricação em silício. A verificação pós-silício possibilita com que uma variedade maior de testes possam ser realizados sobre o circuito integrado, já que todo o processo de execução é realizado sob a velocidade de clock real do circuito integrado. Porém a verificação pós-silício apresenta uma baixa visualização interna sob circuito integrado, devido ao fato de que as estruturas internas do circuito se tornam inacessíveis. Para que seja possível a realização da verificação pós-silício, é necessário a inserção de um módulo extra que deve ficar acoplado ao circuito integrado. Esse hardware extra possibilita com que durante o processo de execução das instruções, casos de erro possam ser detectados, gerenciados e armazenados para que o respectivo testador saiba as possíveis causas de erro no projeto. Neste trabalho foi desenvolvido um framework de auxílio na etapa de verificação pós-silício. Este framework, tem como objetivo fornecer ao engenheiro de hardware todo o aparato necessário para realizar as etapas de extração de sinais internos do chip e construção automatizada da arquitetura de depuração a ser acoplada ao circuito sob verificação. A ferramenta também conta com uma interface modular que permite a inserção de novas tecnologias voltadas ao processo de verificação pós-silício. |
| Palavras-chave | Circuito Integrado, Verificação, pós-silício |
| Forma de apresentação..... | Painel, Oral |